1.作为蓝牙模块和主机间的软硬件接口HCI，可对控制基带与链路控制器、链路管理器、状态寄存器等硬件提供统一接口。

2.序数型结果返回时,如果可能,都在CPU寄存器中.

3.一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。

4.链路管理器、状态寄存器等硬件提供统一接口。

5.ICS1523是一种高性能可编程行同步信号发生器，它带有一个I2C串行总线接口，可以方便地对内部寄存器进行配置，能产生用户需要的同步信号。

6.（69）一种硬件寄存器,其中保存有系统页表的物理地址.

7.（47）双极型移位寄存器可分为单向和双向两种。

8.CPU的基本部件由运算器，控制器和寄存器三部分组成。

9.一种有待由变址寄存器的内容来修改的地址。

10.在各单元中包括寄存器，各寄存器与时钟脉冲同步，依次取得逻辑运算结果并加以保存。

11.新的线性IR有助于“寄存器分配程序更好地了解寄存器的使用状况，从而在生成代码的时候更好地决策”。

12.内部寄存器模块和数据传输控制模块。

13.某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

14.数据移位寄存器、时钟控制电路以及奇偶校验等功能。

15.其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.

16.（7）这个寄存器的默认值是一个空字符串。

17.（1）它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。

18.硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

19.回路转接环在许多方面优于令牌环、时隙环和寄存器插入环。

20.（66）对于某个程序被取消后的第一个调用，或对于某个方法调用，编译器会初始化这些专用寄存器的字段，将它们作为初始值。

21.MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

22.提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。

23.（75）双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

24.用移位寄存器对单一序列易于控制，对其它的控制较为困难。

25.SPU具有128个通用寄存器，每个寄存器都是128位宽。

26.这意味着九阴真经将与收拾器杨阳底层打交道，比如寄存器和堆栈。

27.我的设计目标就是最后的芯片数一定要尽量少,更准确的说,是要让最后的电路板尽量小,因此,这些小不点的串行移位寄存器中标了.

28.移位寄存器、传输门的设计，并用仿真软件进行了仿真验证。

29.当最后借位为1时,将被减数重新存入被除数存贮寄存器.

30.（45）MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

31.（81）在数字通信中移位寄存器应用极其广泛。

32.（15）一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。

33.单步执行每个命令并观察寄存器和内存值如何受影响，这也是学习Intel机器语言命令基础知识的理想方法。

34.来自一个寄存器范围的预期响应值的数据类型。

35.你也能设置断点并检查特定内存地址或寄存器的内容。

36.当访问内存位置或寄存器时，在地址总线上的真实的地址。

37.（26）它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

38.在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

39.（85）而RISC系统往往具有非常多的通用寄存器,并采用了重叠寄存器窗口和寄存器堆等技术,使寄存器资源得到充分的利用。

40.该设计也可以用三态缓冲器代替寄存器。

41.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

42.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

43.（32）这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

44.（51）BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

45.（11）某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

46.通过对多种全加器和寄存器的实现方法进行了比较研究，选择了功耗最低的全加器和寄存器。

47.CPU的基础部件由运算器，控制器和寄存器三局部组成。

48.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

49.它把导致页面失效的虚拟地址装入寄存器中，再利用中断句柄来通知操作系统。

50.内部寄存器结构和外部接口，并详细阐述了AD7714与M68HC11系列单片机的接口技术。