1.当最后借位为1时,将被减数重新存入被除数存贮寄存器.

2.（70）然后，根据移位寄存器的功能特性，以五值D触发器为核心器件，设计了五值双向移位寄存器。

3.因此，使用基指针寻址模式，我们可以指定寄存器X作为基指针，8作为偏移量。

4.SPU具有128个通用寄存器，每个寄存器都是128位宽。

5.（60）硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

6.必须首先读取状态字寄存器的内容。

7.（41）装载寄存器的逻辑同样用于使能三态缓冲器。

8.一种移位寄存器,按定时信号逐级传送信息.

9.（38）另一个办法是使用rm命令修改指令指针寄存器，然后只要输入go。

10.（82）在本例中，第一个也是惟一一个参数已经加载进寄存器3。

11.（55）CPU的基础部件由运算器，控制器和寄存器三局部组成。

12.从那里，您可以设置断点、检查寄存器、查看仿真器事件队列等。

13.通过配置机制来访问该设备的配置空间的某个寄存器，配置机制是由PCI桥的两个内部寄存器实现的。

14.寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

15.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

16.（22）内存中的一块留用存储区，当程序中断产生时，CPU自动在其中保存程序计数器和工作寄存器的内容。

17.必须首先读取状态字寄存器的内容.

18.双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

19.（23）每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

20.某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

21.（18）因此，在POWER5中引入了PUR寄存器，用于存储各个虚拟处理器实际使用的周期。

22.混沌序列生成法、线性反馈移位寄存器生成法.

23.该设计也可以用三态缓冲器代替寄存器。

24.在本例中，第一个也是惟一一个参数已经加载进寄存器3。

25.内存中的一块留用存储区，当程序中断产生时，CPU自动在其中保存程序计数器和工作寄存器的内容。

26.本设计采用模块化设计的思想，将GPIB接口IP核分成三个模块：GPIB接口功能模块、内部寄存器模块和数据传输控制模块。

27.有关更多信息,请参见如何:显示和隐藏寄存器组.

28.循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

29.来自一个寄存器范围的预期响应值的数据类型。

30.（85）而RISC系统往往具有非常多的通用寄存器,并采用了重叠寄存器窗口和寄存器堆等技术,使寄存器资源得到充分的利用。

31.（32）这些多项式是从原始多项式导出的，该原始多项式定义了能够生成伪随机数的线性反馈移位寄存器的反馈函数。

32.（63）单步执行每个命令并观察寄存器和内存值如何受影响，这也是学习Intel机器语言命令基础知识的理想方法。

33.当访问内存位置或寄存器时，在地址总线上的真实的地址。

34.这是用非门和7位的移位寄存器很容易实现。

35.硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

36.（15）一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。

37.这意味着九阴真经将与收拾器杨阳底层打交道，比如寄存器和堆栈。

38.CPU的基础部件由运算器，控制器和寄存器三局部组成。

39.一种硬件寄存器,其中保存有系统页表的物理地址.

40.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路，可以避免在CPU关键路径上插入扫描链实现“非侵入性”的调试功能。

41.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

42.（10）该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

43.（74）SPU具有128个通用寄存器，每个寄存器都是128位宽。

44.（46）第一信号产生装置可以包括移位寄存器。

45.装载寄存器的逻辑同样用于使能三态缓冲器。

46.（59）在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

47.（11）某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

48.（67）必须首先读取状态字寄存器的内容.

49.（2）基于代数演算法的圆弧插补器，只要改变相应的几个寄存器的予置常数，就可直接插补非圆二次曲线。

50.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。