1.（31）当最后借位为1时,将被减数重新存入被除数存贮寄存器.

2.针对有效值限制测试由前面的寄存器地址请求返回的值。

3.（80）用第i位原码和第一个寄存器值模二加.

4.（75）双向移位寄存器是一种中规模集成电路，可构成移位寄存器型计数器。

5.因此，在POWER5中引入了PUR寄存器，用于存储各个虚拟处理器实际使用的周期。

6.程序存储器的导址逻辑是由寄存器来实现的，这个寄存器叫程序计数器。

7.在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

8.这是用非门和7位的移位寄存器很容易实现。

9.BBD器件是一种MOS结构的电荷模拟移位寄存器，它可以完成对模拟信号的精确延迟。

10.（69）一种硬件寄存器,其中保存有系统页表的物理地址.

11.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

12.用移位寄存器对单一序列易于控制，对其它的控制较为困难。

13.回路转接环在许多方面优于令牌环、时隙环和寄存器插入环。

14.硬件的设计中涉及了各类IC之间的接口，计数器或寄存器与发光二极管的接口，以及直流稳压电源输出和振荡电路输出的接口。

15.一个堆栈和一系列的寄存器。

16.状态、控制三组，由其寄存器分别控制。

17.在各单元中包括寄存器，各寄存器与时钟脉冲同步，依次取得逻辑运算结果并加以保存。

18.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

19.提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。

20.（8）分析了卷积交织原理和交织器中移位寄存器的工作方式。

21.（65）地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

22.基于代数演算法的圆弧插补器，只要改变相应的几个寄存器的予置常数，就可直接插补非圆二次曲线。

23.作为蓝牙模块和主机间的软硬件接口HCI，可对控制基带与链路控制器、链路管理器、状态寄存器等硬件提供统一接口。

24.（19）包含下一条要指令地址的器中的寄存器。也叫程序计数器。

25.地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

26.一般地，在寄存器控制每一二进制位或二进制位的集控制大量设备的一些行为。

27.检查寄存器、查看仿真器事件队列等。

28.寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

29.当在内嵌汇编程序中实现构造器或析构器时,应确认保持DL寄存器.

30.在数字通信中移位寄存器应用极其广泛。

31.（33）此外，暂存器可以访问的1个字节的上限和下限报警触发寄存器。

32.当最后借位为1时,将被减数重新存入被除数存贮寄存器.

33.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路，可以避免在CPU关键路径上插入扫描链实现“非侵入性”的调试功能。

34.（70）然后，根据移位寄存器的功能特性，以五值D触发器为核心器件，设计了五值双向移位寄存器。

35.其次,探讨了伪随机理论及产生伪随机序列的各种方法,包括线性同余生成法、混沌序列生成法、线性反馈移位寄存器生成法.

36.（42）用移位寄存器对单一序列易于控制，对其它的控制较为困难。

37.SPU具有128个通用寄存器，每个寄存器都是128位宽。

38.时隙环和寄存器插入环。

39.（71）针对有效值限制测试由前面的寄存器地址请求返回的值。

40.CPU的基本部件由运算器，控制器和寄存器三部分组成。

41.（43）循环展开是一个可能导致JIT分配寄存器出现问题的转换的例子。

42.MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

43.本设计采用模块化设计的思想，将GPIB接口IP核分成三个模块：GPIB接口功能模块、内部寄存器模块和数据传输控制模块。

44.（4）序数型结果返回时,如果可能,都在CPU寄存器中.

45.（50）物理地址大小可以与寄存器带宽一样大，也可以比它大或小。

46.在本例中，第一个也是惟一一个参数已经加载进寄存器3。

47.必须首先读取状态字寄存器的内容。

48.分析了卷积交织原理和交织器中移位寄存器的工作方式。

49.除了全局寄存器分配以外，还实现了一个在基本块上的局部寄存器分配。

50.（85）而RISC系统往往具有非常多的通用寄存器,并采用了重叠寄存器窗口和寄存器堆等技术,使寄存器资源得到充分的利用。