1.移位寄存器、传输门的设计，并用仿真软件进行了仿真验证。

2.我的设计目标就是最后的芯片数一定要尽量少,更准确的说,是要让最后的电路板尽量小,因此,这些小不点的串行移位寄存器中标了.

3.用移位寄存器对单一序列易于控制，对其它的控制较为困难。

4.（69）一种硬件寄存器,其中保存有系统页表的物理地址.

5.（10）该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

6.你也能设置断点并检查特定内存地址或寄存器的内容。

7.除了全局寄存器分配以外，还实现了一个在基本块上的局部寄存器分配。

8.该设计也可以用三态缓冲器代替寄存器。

9.序数型结果返回时,如果可能,都在CPU寄存器中.

10.回路转接环在许多方面优于令牌环、时隙环和寄存器插入环。

11.（82）在本例中，第一个也是惟一一个参数已经加载进寄存器3。

12.当最后借位为1时,将被减数重新存入被除数存贮寄存器.

13.（13）整个解释器的核心是一个虚拟的寄存器机器，及其支持的一套基本指令集。

14.硬件镶嵌的时候，着色器根本就不知道输入寄存器中载入的是什么数据。

15.必须首先读取状态字寄存器的内容。

16.（22）内存中的一块留用存储区，当程序中断产生时，CPU自动在其中保存程序计数器和工作寄存器的内容。

17.（65）地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

18.装载寄存器的逻辑同样用于使能三态缓冲器。

19.（81）在数字通信中移位寄存器应用极其广泛。

20.为了让图像加速卡能够知道哪些输入寄存器应该载入哪些数据，就需要使用着色器声明。

21.寄存器：寄存器是一些直交参加运算并且两头运算成果的组件。

22.某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

23.（41）装载寄存器的逻辑同样用于使能三态缓冲器。

24.（78）新的线性IR有助于“寄存器分配程序更好地了解寄存器的使用状况，从而在生成代码的时候更好地决策”。

25.（20）有关更多信息,请参见如何:显示和隐藏寄存器组.

26.（42）用移位寄存器对单一序列易于控制，对其它的控制较为困难。

27.（26）它可与传统的三值模和电路配合，即可实现三值线性反馈移位寄存器。

28.（58）在各单元中包括寄存器，各寄存器与时钟脉冲同步，依次取得逻辑运算结果并加以保存。

29.单字或双字大小的转移并不需要这最后的一条指令，原因是它们的首选槽总是在寄存器的开始。

30.（24）提出了一种钟控密钥流生成器模型，该模型由三个线性移位寄存器组成，且相互控制。

31.CPU的基础部件由运算器，控制器和寄存器三局部组成。

32.（53）这意味着九阴真经将与收拾器杨阳底层打交道，比如寄存器和堆栈。

33.针对有效值限制测试由前面的寄存器地址请求返回的值。

34.地址总线被处理器用来选择在特定外设中的存储器地址或寄存器。

35.单步执行每个命令并观察寄存器和内存值如何受影响，这也是学习Intel机器语言命令基础知识的理想方法。

36.PC并行打印口与多台下位单片机的通讯，将接口分成数据、状态、控制三组，由其寄存器分别控制。

37.（11）某计算机内存容量为512KB，那么它的内存地址寄存器需要19位二进制。

38.在内建自测试中，针对随机向量测试，本文提出了一种通过输出信号分组压缩来减少多输入特征寄存器MISR的硬件开销的方法。

39.SPU具有128个通用寄存器，每个寄存器都是128位宽。

40.该粗调环路由数字电路设计实现，包含逐次逼近寄存器和新结构的频率比较单元两个模块。

41.MOS动态移位寄存器不是用触发器组成,而是用反相器组成.

42.包含下一条要指令地址的器中的寄存器。也叫程序计数器。

43.建立和移除断点，并且运行你的程序。

44.检查寄存器、查看仿真器事件队列等。

45.分析了卷积交织原理和交织器中移位寄存器的工作方式。

46.每来一个时钟脉冲，N位加法器将频率控制数据M与相位寄存器输出的累加相位数据相加，并将结果送相位寄存器输入端。

47.本文给出了有限域上多项式的友矩阵的某些性质，及其在计算线性移位寄存器序列的周期和循环码的最小长度的应用。

48.（71）针对有效值限制测试由前面的寄存器地址请求返回的值。

49.（40）介绍了差分跳频技术的特点，构造了一类基于回归移位寄存器的频率转移函数。

50.（84）一种有待由变址寄存器的内容来修改的地址。